SHEARED RECEPTION EQUIPMENT

Publication number: JP2001024721 (A)

Publication date:

2001-01-26

Inventor(s):

ADACHI SATOSHI; NODA MASAKI

Applicant(s):

HITACHI LTD

Classification:

- international:

H04N5/46; H04L27/00; H04L27/22; H04N5/46; H04L27/00; H04L27/22; (IPC1-


7): H04L27/22; H04L27/00; H04N5/46

- European:

Application number: JP19990189869 19990705 Priority number(s): JP19990189869 19990705

Abstract of JP 2001024721 (A)

PROBLEM TO BE SOLVED: To provide small-sized shared reception equipment which receives broadcast signals of satellite broadcasts and the like in analog and digital systems of different types. SOLUTION: A tuner circuit, consisting of a filter 8, gain control circuit 98, mixer circuit 9, local oscillation circuit 10, PLL circuit 11 for channel selection, etc., is shared for reception signals of analog modulation signals and digital modulation signals and an orthogonal detection frequency and an FM demodulation frequency are made identical to share a gain control circuit 12, an IF filter 13 and an oscillation circuit 65 for detection, and further the size and the power consumption of reception equipment are reduced by power control.



Data supplied from the esp@cenet database --- Worldwide

(19)日本國特許庁(JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特/異2001-24721 (P2001-24721A)

(43)公開日 平成13年1月26日(2001.1.26)

(51) Int.CL ⁷	31 91	序 F I		Ť	-73-}^(参考)
H04L	27/22	H0/	IL 27/22	Z	5 C 0 2 ii
	27/00	H0 :	IN 5/46		5 K Ü O 4
H04N	5/46	H03	LL 27/00	Z	

審査請求 未請求 請求項の数10 〇L (全 14 頁)


(21)出験番号	特顯平11189869	(71)出職人 00000510	8
		株式会社	日立製作所
(22) 出版日	平成11年7月5日(1999.7.5)	東京都千	代田区神田幾河台四丁目6番地
		(72)発明者 安達 聡	
		神奈川県	横浜市戸塚区吉田町292番地 株
		式会社日	立製作所デジタルメディア開発本
		部内	
		(7%)発明者 野田 正	樹
		神奈川県	横浜市戸塚区吉田町292番地 株
		式会社日	立製作所デジタルメディア開発本
		部内	
		(74)代理人 10007509	6
		弁理士	作田 議夫
		27	最終的に続く
			*(**********

(54) 【発明の名称】 共用化受信装置

(57)【要約】

【課題】従来の衛星放送受信機はアナログ変調信号ある いはデジタル変調信号のいずれか一方を受信することし かできない。

【解決手段】アナログ変調信号とデジタル変調信号の受信信号に対してフィルタ8、利得制御回路98、ミクサ回路9、局部発振回路10、選局用PLL回路11等のチューナ回路を共用し、また、直交検波周波数とFM復調周波数を同一とすることで利得制御回路12、IFフィルタ13および検波用発振回路65を共用し、さらに、電源制御により受信装置の小型化と低消費電力化を実現する。



【特許請求の範囲】

【請求項1】チューナ部と、第1の発振手段を有するP LL方式のFM復調回路を含むアナログ変調信号処理系 と、

第2の発振手段を有する商交検波器とA/D変換器とデ ジタル化復調回路を含むデジタル変調信号処理系と、 これらを制御する制御手段とを備えた共用化受信装置に おいて、

該チューナ部は、受信したデジタル変調信号の直交検波 周波数とアナログ変調信号の直交検波周波数を等しくす る周波数変換手段と、少なくとも一つの利得制御手段と を備え、

該第1と第2の発振手段は、発振器と該発振器に選択的 に接続される第1、第2の共振器を備え、

該制御手段は、アナログ変調信号を受信するときは第1 の共振器を選択するとともに該FM復測回路を有効にし て該アナログ変調信号処理系を機能させ、デジタル変調 信号を受信するときは該第2の共振器を選択すると共に 該直交検波回路、A/D変換器、デジタル化復調回路を 有効にして該デジタル変調信号処理系を機能させ、

該デジタル変調信号処理系は該デジタル変調信号処理系 に入力される信号の振編を検知する手段を有し、該振幅 が一定値となるよう、該チューナ部の利得制御手段に帰 麗細御をかけることを特徴とする共用化受信装置。

【請求項2】請求項1において、前紀チューナ部は、ア ナログ変調信号とデジタル変調信号に共通のフィルタ、 利得制御回路、ミクサ回路、局部発振回路、選局用PL L回路、レベル検波回路を備えたことを特徴とする共用 化受信回路。

【請求項3】請求項1または2において、前記制御手段は、アナログ変調信号を受信するときには、前記FM復調回路への供給電源をオンするとともに前記直交検波回路、A/D変換器、デジタル化復調回路への供給電源をオフし、

デジタル変調信号を受信するときには、前記直交検波回路、A/D変換器、デジタル化復調回路への供給電源をオンするとともに前記FM復調回路への供給電源をオフすることを特徴とする共用化受信装置。

【請求項4】チューナ部、第1及び第2の検波回路、検 波用発振回路、A/D変換器、デジタル化復調回路、お よび制御手段を備えた共用化受信装置において、

該チューナ部は少なくとも一つの利得制御手段を備え、 該検波用発振回路は選択的に接続される第1及び第2の 共振回路を備え、

該制御手段は、アナログ変調信号を受信するときは一方の検波回路と第1の共振回路を選択して該一方の検波回路への供給電源をオンしてアナログ変調信号処理系を有効にするとともに他方の検波器、A/D変換器、デジタル化復調回路への供給電源をオフしてデジタル変調信号処理系を無効にし、

デジタル変調信号を受信するときは第1及び第2の検波 器と第2の共振回路を選択して該第1および第2の検波 器、A/D変換器、デジタル化復調回路への供給電源を オンしてデジタル変調信号処理系を有効にする手段を備 。

該デジタル化復調回路は該デジタル化復調回路に入力される信号の振幅を検知する手段を有し、該振幅が一定値となるよう、該チューナ部の科得制御手段に帰還制御をかけることを特徴とする共用化受信装置。

【請求項5】請求項4において、前記第1の共振回路は 前記第2の検波器の出力信号で共振周波数を制御する可 変共振回路であることを特徴とする共用化受信装置。

【請求項6】請求項1または4において、前記制御手段は、受信信号がアナログ変調信号かデジタル変調信号かを判定する同期判定手段を備え、その判定結果に基づいて前記アナログ変調信号処理系と前記デジタル変調信号処理系を切り換えることを特徴とした共用化受信装置。

【請求項7】請求項1または4において、前記1PLL 四路で固定の共振回路を構成することを特徴とする共用 化受信装置。

【請求項8】請求項1または4において、前記第1の共 振回路は前記FM復調回路の出力信号で共振周波数を制 御する可変共振回路であり、前記第2の共振回路は前記 デジタル化復調回路の出力信号で共振信号を制御する可 変共振回路であることを特徴とする共用化受信装置。

【請求項9】請求項1または4において、前期直交検波 回路に発振信号を供給する第1の発振回路およびFM復 調回路に発振信号を供給する第2の発振回路をを設けた ことを特徴とする共用化受信装置。

【請求項10】請求項1または4において、前記チューナ部と、F M復調回路と、第2の発振手段を有する直交 検波器と、A/D変換器と、デジタル化復調回路と、こ れらを制御する制御手段とを一体化して1つの筐体に納 めたことを特徴とする共用化受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は共用化受信装置に係り、特にBPSK (Binary Phase Shift Keying) 変調、QPSK (Quadrature Phase Shift Keying) 変調、QPSK (Quadrature Phase Shift Keying) 変調、QAM (Quadrature Amplitude moduration) 変調などのデジタル変調された信号およびアナログFM変調された放送信号を受信する共用化受信装置に関する。

[0002]

【従来の技術】現在国内では放送衛星を用いたアナログ FM変調方式のTV放送、および通信衛星を用いた12 GHz帯QPSK変調方式によるデジタルTV放送が行 なわれており、将来は12GHz帯の放送衛星によるB SPK変調、QPSK変調、8PSK変調方式を用いた デジタルTV放送が計画されている。 【0003】これらアナログおよびデジタル衛星放送の 受信機は例えば、特開昭63-30049号公報に記載 されたMSK (Minimum Shift Reying) 復調問路や、文 献"衛星放送チューナ用IC化小型フロントエンド"テ レビジョン学会技術報告Vol.14,No.6,PP.53~58,ROFT'9 0-6(Japan.1990)に見られるように、個別の受信機で構 成されている。

[0004]

【発明が解決しようとする課題】アナログおよびデジタル衛星放送は、将来、混在して実施されることが予想され、これら複数種類の放送信号を受信できる共用化フロントエンド装置を実現し、さらにデジタル変調された放送信号の復調処理を良好な特性に保つため、復調処理系に入力される信号振幅を一定に保つことが重要な課題である。

【0005】本発明の1つの目的はこのような種類の異なるアナログ方式およびデジタル方式の衛星放送などの放送信号を受信できる小型の共用化受信装置を提供することにある。

【0006】本発明の他の目的は、このような種類の異なるアナログ方式およびデジタル方式の衛星放送などの放送信号を経済的に受信できる共用化受信装置を提供することにある。

【0007】本発明の他の目的は、このような種類の異なるアナログ方式およびデジタル方式の衛星放送などの放送信号を良好な受信特性で受信できる共用化受信装置を提供することにある。

[8000]

【課題を解決するための手段】本発明の1つの特徴は、 チューナ部と、第1の発振手段を有するPLL方式FM 復調回路を含むアナログ変調信号処理系と、第2の発振 手段を有する直交検波器とA/D変換器とデジタル化復 調回路を含むデジタル変調信号処理系と、これらを制御 する制御手段とを備えた共用化受信装置において、前記 チューナ部は、受信したデジタル変調信号の直交検波開 波数と、アナログ変調信号の復調開波数を等しくする間 波数変換手段と、少なくとも一つ以上の利得制御回路を 備之、前記第1と第2の発振手段は、発振器と該発振器 に選択的に接続される第1と第2の共振器を備え、前記 制御手段は、アナログ変調信号を受信するときは第1の 共振器を選択すると共に前記FM復調回路を有効にして 前記アナログ変調信号処理系を機能させ、デジタル変調 信号を受信するときは前記第2の共振器を選択すると共 に前記直交検波回路、A/D変換器、デジタル化復調回 路を有効にして前記デジタル変調信号処理系を機能さ せ、デジタル変調信号受信時には、デジタル変調信号処 理系は、デジタル変調信号処理系に入力される信号の振 福を検知し、チューナ部の利得制御回路に帰還制御をか けデジタル変調信号処理系に入力される信号の振辐を一 定の値に保つことにある。

【0009】本発明の他の特徴は、チューナ部、第1お よび第2の検波回路、検波用発振回路、A/D変換器、 デジタル化復調回路および制御手段を備えた共用化受信 装置において、チューナ細は少なくとも一つ以上の利得 制御回路を備え、前記検波用発振回路は選択的に接続さ れる第1および第2の共振回路を備え、前記制御手段は アナログ変調信号を受信するときは一方の検波器と第1 の共振器を選択して該一方の検波器への供給電源をオン してアナログ変調信号処理系を有効にすると共に他方の 検波器、A/D変換器、デジタル化復調回路への供給電 源をオフしてデジタル変調信号処理系を、無効にし、デ ジタル変調信号を受信するときは第1および第2の検波 器と第2の共振回路を選択して該第1および第2の検波 器。A/D変換器、デジタル化復調回路への供給電源を オンしてデジタル信号処理系を有効にする手段を備え、 デジタル変調信号受信時には、デジタル化復調回路は、 デジタル化復測回路に入力される信号の振幅を検知し、 チューナ部の利得制御回路に帰還制御をかけデジタル化 復調囲路に入力される信号の振幅を一定の値に保つこと にある。

【0010】そして具体的には、アナログ変調信号(F M変調)とデジタル変調信号(QPSK変調信号等)を 受信する入力端子。アナログ変調信号とデジタル変調信 号を切り換える手段、受信信号を中間周波信号(IF信 号)に変換する手段、希望信号を報局する局部発振问 路、受信信号を1下信号に開波数変換する手段の前段、 あるいは後段、あるいは前段後段両方に設けられる利得 制御手段、アナログ変調信号を復調する手段、デジタル 変調信号を1(In-Phase)とQ(Quadrature-Phase)の 2信号に直交検波する手段、アナログ復調およびデジタ ル直交検波用の発振回路、発振回路の共振回路をアナロ グ、デジタル変調信号受信時で切り換える手段。アナロ グ、デジタル変調信号受信時で電源供給を切り換える手 段、I、Q信号をA/D変換する手段、A/D変換出力 を復調し、かつA/D変換出力の提編を検知し、振幅に 応じた信号を出力する機能を有するデジタル化復調手 段、アナログ変調信号受信時に「F信号周波数を調整す るAFC手段、デジタル変調信号受信時に局部発掘回路 の発振開波数を掃引する手段、局部発振回路の発振周波 数制御およびアナログ、デジタル信号受信時に各回路部 を切り換えるための制御手段 (マイクロコンビュー タ)、受信した信号がアナログ変調信号かデジタル変調 信号かを判定する手段を備える。

[0011]

【発明の実施の形態】以下、本発明の実施例を図画を用いて説明する。

【0012】図1は、本発明になるアナログ/デジタル 共用化受信装置の第1の実施例を示すブロック図である。1,2は入力端子、3,4は増稲回路等で構成される入力信号切り換え回路、7は切り換え信号5,6を出 力する制御回路 40は前記制御回路7を制御する制御 信号、8は妨害波抑圧用のフィルタ回路、98は利得制 御回路、9はミクサ回路、10は局部発振回路、11は チャンネル選局用のPLL回路。4.1は前記PLL回路 11を制御する制御信号、12は利得制御回路、13は 中間周波フィルタ(以下1Fフィルタ)、16は1F信 号切り換え回路、46は前記1F信号切り換え回路16 を制御する制御信号、17はデジタル変調信号を直交検 波して I (In Phase) およびQ (Quadrature Phase) の 2つの信号30.31を出力する直交検波回路、22は A/D変換器、23はデジタル化復調回路。24は復調 信号の振福を検波して前記デジクル化復調回路23から 出力される検波信号、25は復調出力端子、18はアナ ログ変調信号をFM復調する位相検波回路、26はFM 検波出力場子、6.5はデジタル変調信号の直交検波用お よびアナログFM変調信号用のPLL検波用の発振回 路、67は共振周波数を引加電圧で制御できる共振回 路、68は固定周波数の共振回路、66は共振回路6 7、68の一方を選択的に有効にする切り換え回路、2 1は前記切り換え回路66を制御する切り換え信号を出 力する網御回路、42は前記制御回路21を制御する網 御信号、32はFM復調信号49から1F信号の開波数 ずれを検出してAFC信号50を出力するAFC回路、 33はデジタル化復調回路23の復調信号47からIF 信号の周波数ずれを検出してAFC信号51を出力する AFC関略、34はAFC回路32、33の出録信号5 0,51かの一方を選択的に有効にする切り換え回路、 43は前記切り換え回路34を制御する制御信号。52 は前記切り換え回路34から出力されるAFC信号、4 8はデジタル化復調回路23が同期したかどうかを検出 する同期検出信号、36は固定信号発生回路、64は前 記題定信号発生回路36の出力信号で、デジタル化復調 囲路23が同期状態にあることを示す固定信号、35は 岡期検出信号48と固定信号64の一方を選択的に有効 にするように切り換える切り換え回路、44は前記切り 換え回路35を制御する制御信号。100は岡期/非同 期の判定回路、101は前記判定回路100から出力さ れる判定信号、37はRPMデータを含んだマイクロコ ンピュータ(以下マイコン)、38は受信希望する放送 信号を選択するチャンネル選局装置。39は選局デー タ、27は電源供給端子、71は電源供給切り換え回 路、45は前記電源供給切り換え回路を制御する制御信 号、29はF州復調用位相検波回路18への供給電源、 28は直交検波回路17。A/D変換器22およびデジ タル化復調回路23への供給電源を示している。

【0013】入力端子1からはアナログド州変調された 信号(概ね1~2GHz帯の放送の受信信号)が入力され、入力端子2からはデジタル変調された信号(変調方式は例えばQPSK方式であり、概ね1~2GHz帯の放送の受信信号)が入力される。入力した前記アナログ

FM変調信号またはデジタル変調信号は制御回路7から 出力される切り換え信号5、6に基づいて動作する入力 **信号切り換え回路3.4によりその一方が選択される。** 選択された受信信号は、フィルク回路8で妨害波を抑圧 して除去し、利得制御 (AGC) 回路98で利得を制御 した後にミクサ囲路9に入力される。ミクサ囲路9は局 部発振回路 1 0 からの発振信号5 9 と受信信号を混合し て1F信号(例えば479.5MH2の中間周波)に周 波数変換して出力する、ここで、前記局部発振回路10 の発振間波数はPLL選局回路11に入力されるデータ 41によって制御され、ミクサ回路9において希望する 放送局の信号が選択(選局)される。前記データ41は マイコン37内のROMデータであり、チャンネル選局 回路38からの選局データ39に応じて選択的に読み出 される。ここで、入力端子2から入力したデジタル変調 信号を選択して受信している場合は、データ41には局 部発振回路 1 0 の発振周波数を掃引する掃引データが含 Ino.

【0014】ミクサ回路9から出力されるIF信号は利得制御回路12で利得制御され、IFフィルク13でIF信号を抜き取った後にIF信号切り換え回路16に入力される。IF信号切り換え回路16は、受信信号がデジタル変調信号の場合には、IF信号を直交検波回路17に入力するように切り換わり、受信信号がアナログFM変調の場合には該IF信号をFM復調用位相検波回路18に入力するように切り換わる。この入力切り換えは、マイコン37から与えられる制御データ46により制御される。

【0015】以下。受信信号がデジタル変調された放送 信号である場合と、アナログFM変調された放送信号で ある場合とに分けて、各々の動作について詳細に説明す る。

【0016】受信信号がデジタル変調された信号である場合について説明する。デジタル変調された信号は、直交検波回路17において発展回路65からの発展信号で検波されて1信号30およびQ信号31として出力され、A/D変換器22でデジタル変調信号はデジタル化復調回路23で同期再生、クロック再生、同期検出、誤り訂正等を行ない、復調出力端子25からデジタル復調信号として出力される。

【0017】発振回路65につながる共振回路67,68は、制御信号発生回路21から出力される切り換え信号69に基づいて動作する切り換え回路66によって固定の共振回路68を選択する。制御信号発生回路21はマイコン37からの制御データ42により制御する。

【0018】デジタル化復調回路23は、復調信号の振 福を検波して検波信号24を出力し、 直交検波回路17 内のAGC回路に帰還するとともに、検波信号24を切 り換え回路120を介した利得制御信号121として利 得制御回路98 12に帰還して復調信号出力の振福を 一定に保つように利得制御をかける。なお、ここで、利 得制御回路98は入力場平1、2に入力される概ね1~ 2GHz帯の信号周波数で良好に動作するように設計さ れ、利得制御回路12は1F周波数帯域で良好に動作す るように設計されたものであり、例えば、利得制御回路 12と1ドフィルタ13の位置が交代されても同様の動 作が行われる。なお、本説明では利得制御信号24、1 21は利得制御回路98、12、直交検波回路内のAG C回路の3個所に帰還される構成で説明したが、デジタ ル化復調回路23に入力される信号の振幅が一定に保た れる条件内であれば任意の数のAGC回路に帰還しても 同様の効果が得られる。また、このデジタル化復調回路 23は、1F信号の開波数ずれに応じた開波数誤差信号 47を出力し、AFC回路33でAFC信号51に変換 してから切り換え回路34を介してPLL選局回路11 に帰還し、LF信号の周波数ずれを補正するように局部 発振回路10にAFC回路をかけるようにする。更に、 このデジタル化復調回路23は、復調回路が同期したか どうかを検出する同期検出信号48を出力して切り換え 囲路35を介して同期/非同期の判定回路100に入力 し、判定データをマイコン37に入力するようにする。 例えば、デジタル化復調回路23が非同期状態のとき は、判定データ101によりマイコン37内のROMか ら掃引データを選局データ41に重畳し、PLL選局回 路11を制御して局部発振回路10の発振周波数を微少 範囲(例えば±3MHz)で揺引し、デジタル化復調回 路23を同期させる。そして、デジタル化復調回路23 が問期したときは、判定デーク101により、揺引デー タの重覺を停止する。

【0019】電源端子27からの電源電圧は、切り換え 囲路71を介して電源28として直交検波回路17。A /D変換器22およびデジタル化復調回路23に印加 し、位相検波回路18の電源29は遮断状態として無駄 空電力消費を抑える。

【0020】次に、受信信号がアナログド州変調された信号である場合について説明する。アナログド州変調された信号は位相検波回路18および発振回路65によりPLLF州復調され、端子26より復調信号を出力する。この時、発振回路65に繋がる共振回路67,68は、制御信号発生回路21から出力される切り換え信号69に基づいて動作する切り換え回路66により可変の共振回路67が選択され、ド州復調信号49で共振周波数を制御するPLLループを構成する。制御信号発生回路21は、マイコン37からのデータ42により制御される。位相検波回路18に入力される信号はレベル検波回路14は、利得制御信号15を出力し、切り換え回路120を介入すれる信号の振幅が一定になるように利得制御回路98.1

2の利得を制御する。切り換え回路120は、デジタル 変調信号受信時はデジタル化復調回路23の出力する利 得制御信号24を利得制御信号121として出力し、ア ナログFM変調信号受信時はレベル検波回路14の出力 する利得制御信号15を利得制御信号121として出力 するよう制御信号122で制御される。

【0021】AFC回路32は、位相検波回路18から出力されるFM後調信号49に基づいてIF信号の周波数ずれを検出してAFC信号50を出力する。AFC信号50は、切り換之回路34を介してPLL選局回路11に入力され、IF信号の周波数ずれを補正するように局部発援回路10の発振周波数を制御するAFCをかける。アナログFM変調された放送信号受信時は、局部発振回路10を掃引させると特性が劣化するために掃引を停止させる必要があり、固定信号発生回路36から出力される固定信号64を切り換之回路35を介して判定回路100に与える。判定回路100は、固定信号36は常に回期状態と判定するために掃引は停止した状態となる

【0022】電源端子27からの電源電圧は切り換え回路71を介して電源29として位相検波回路18に印加し、直交検波回路17、A/D変換器22およびデジタル化復調回路23への電源28は遮断状態として無駄な電力消費を抑える。

【0023】AFC切り換え回路34は、データ43に基づいて、デジタル変調された放送信号を受信するときはAFC信号51を選択し、アナログFM変調された放送信号を受信するときはAFC信号50を選択する。また、切り換え回路35はデータ44に基づいて、デジタル変調された放送信号を受信するときは同期信号48を選択し、アナログFM変調された放送信号を受信するときは固定信号発生回路36からの固定信号64を選択する。

【0024】この実施例によれば、アナログF M変調された放送信号とデジタル変調された放送信号を受信し、妨害波抑圧用のフィルタ回路8、利得制御回路98、ミクサ回路9、局部発振回路10、選局用のF L L 回路11等のチューナ回路部を共用し、また、ミクサ回路9による周波数変換により直交検波周波数とF M 復調周波数を等しくして、利得制御回路12、1Fフィルタ13、検波用の発振回路65を共用するようにしたことで、受信装置の小型化と低消費電力化の効果が得られ、デジタル変調放送信号を受信するときには利得制御回路12、98に帰還制御をかけデジタル化復調回路の入力振幅値を一定に保ち、良好な復調特性を保つようにする。

【0025】また、アナログ変調放送信号を受信するときは、復調信号からIF信号の開放数ずれを検出して場部発掘回路10にAFCをかけ、デジタル変調放送信号を受信するときは同期が確立するまで局部発振回路10を帰引してIF信号の周波数ずれを補正し、デジタル変

調放送信号の受信時にはAFCを停止し、アナログ変調 放送信号の受信時には帰引を停止することで、互いに妨 審を与えることなく2種類の放送信号に対して良好な受 信特性が得られる。

【0026】さらに、アナログ変調放送信号を受信するときにはデジタル変調放送信号の検波囲路系17、22、23の電源を遮断し、デジタル変調放送信号を受信するときにはアナログ変調放送信号の検波囲路系18の電源を遮断することで、互いに妨害を与えることなく良好な受信特性が得られるとともに低消費電力化を実現できる効果が得られる。

【0027】図2は、本発明になるアナログ/デジクル 共用化受信装置の第2の実施例を示すブロック図であ る、前述した実施例と同一機能を持つブロックには同一 の参照符号を付けて説明を省略する。この実施例は復調 回路17、18の検波回路を共用するものであり、検波 回路90、91を切り替えて選択的に使用するように構 成されている。

【0028】まず、デジタル変調された放送信号の受信について説明する。1Fフィルタ13からの1F信号は、切り換え回路95を介して検波回路90に入力するとともに前記切り換え回路95と移相最および損失が同一の移相回路105を介して検波回路91に入力する。切り換え回路95は制御データ96により制御され、受信信号がデジタル変調信号のときはオンとなるようにする。検波回路90。91には発振回路65からの発振信号70が2分配されて供給される、発振信号70の一部は、切り換え回路93と90度移相器92を介して検波器90に入力し。他の一部は前記切り換え回路93と移相量と損失が同一の移相回路111を介して検波回路91に入力する。切り換え回路93は制御データ94により制御し、受信信号がデジタル変調信号のときはオンとなるようにする。

【0029】極波囲路90、91からの極波信号は、利 得制御回路84、85で提稿値を制御し、一方の検波信 号はバッファ回路 1 1 0を介してA/D変換器 2 2 に入 力し、他方の検波信号は切り換え回路80を介してA/ D変換器22に入力する。前記バッファ囲路110は、 切り換え回路80と移相量及び損失が同一の回路特性と する。切り換え回路80はデータ83により制御され、 受信信号がデジタル変測信号のときは信号31を出力す る。A/D変換器22の出力信号はデジタル化復調装置 23に入力し、ここで復調して復調出力端子25から復 調データとして出力する。デジタル化復調装置23は、 さらに、利得制御信号24を出力し、切換え回路88を 介して利得制御回路84、85に帰還する。この切換え 回路88は、制御データ87で制御され、受信信号がデ ジタル変調信号の時は前記利得制御信号24を選択して 出力信号89として出力し、アナログ変調信号を受信し ているときは固定電圧発生器86からの固定電圧を選択 して出力信号89として出力する。

【0030】次に、受信信号がアナログ変調信号の場合について説明する。切換之回路95はオフ状態とし、IFフィルタ13から出力されるIF信号を移相回路105を介して検波回路91に入力する。また、切換之回路93をオフ状態にし、発振回路65からの発振信号70は移相回路111を介して検波器91に供給する。検波器91からの出力信号は、固定信号発生回路86からの固定電圧で一定利得状態となっている利得制御回路84を介して切換之回路80に入力される。切換之回路80は、制御データ83により制御してFM検波出力端子26から復調信号として出力する。利得制御回路84からの出力信号97は切換之回路81にも入力し、制御データ82によりオン状態とした切換之回路81を介して共振回路67に入力するPししループを構成する。

【0031】この実施例によれば、アナログ変調された 信号とデジタル変調された信号を受信し、妨害除去フィルタ8、利得制御回路98、ミクサ回路9、局部発掘回路10、選局回路11等のチューナ回路を共用し、また、直交検波周波数と、FM復調周波数を同一とすることで利得制御回路12、IFフィルタ13、検波用発展 回路65、検波器90、91を共用することができ、受信機の小型化と低消費電力化を得ることができる効果がある。

【0032】図3は、本発明になるアナログ/デジタル 共用化受信装置の第3の実施例を示すブロック図であ る。前述した実施例と同一機能を持つブロックには同一 の参照符号をつけて説明を省略する。この実施例は、受 信信号がアナログ変調信号かデジタル変調信号かを自動 的に判別して相応した受信回路の選択を行なう受信機の 例である。この実施例は、入力端子1、2からアナログ 変調信号とデジタル変調信号を別々に入力する構成とし たが、2種類の変調信号が一度に1つの入力端子から供 給される構成に変形することも可能である。また、緊急 時の処置やサービスの多様化に従って伝送チャンネルの 変更も考えられる。上記のようなアナログ変調信号とデ ジタル変調信号の混在のシステムや伝送チャンネルの変 更に対処するためには、伝送信号の変調方式を自動判別 する受信方式が必要となる。この実施例は受信開始時に はアナログ変調信号受信のための回路(後調回路18、 共振器67、AFC回路32、信号発生回路36)が選 択され、復調回路18の出力信号49が同期判別回路1 0.2に入力される。

【0033】今、受信信号がアナログ変調された放送信号である場合には、同期判別回路102からは系が同期状態にあることを示す同期信号103を発生する。マイコン37は、該同期信号103により該回路系がアナログ変調信号受信のために適合した構成状態であると判断して該回路系の選択を継続させる。これに対し、受信信

号がデジタル変調信号された放送信号である場合には、 復調回路18は同期しないため、同期判別回路102 は、系が非同期状態にある事を示す信号103を出力す る。マイコン37は、この信号103から回路系が不適 合状態であると判断してデジタル変調信号受信のための 回路(直交検波回路17、A/D変換器、デジタル化復 調回路23、AFC回路33、共振器68)を選択する 制御を行なう。同期判別回路102の構成としては、P ししFM復調回路のPししループの同期を判別する方法 や、復調映像信号の垂直、水平同期信号を検出する方法 や、フレーム同期信号を検出する方法等を採用すること ができる。

【0034】本説明では、同期判定回路102は復調回路18の出力信号が入力される構成とし、受信開始時にはアナログ変調信号受信のための回路が選択されている場合について説明したが、デジタル化復調回路23から同期判定回路に信号を出力する構成とし、受信開始時にはデジタル変調信号受信のための回路が選択されていてもよい。この場合も同期判別回路102の構成としてフレーム同期信号を検出する方法等を採用することができる。

【0035】この実施例によれば、受信信号の変調方式を自動的に判別して適合する回路系を構成することにより、アナログ変調信号とデジタル変調信号が混在するシステムや伝送チャンネル変更に対処する事が容易に可能となる。

【0036】図4は、本発明になるアナログ/デジタル 共用化受信装置の第4の実施例を示すブロック図であ る。前述した実施例と同一機能を持つブロックには同一 の参照符号を付けて説明を省略する。この実施例は、受 信信号がデジタル変調信号の場合には検波用の発掘回路 65にPしし制御をかけて固定発振器とする例である。 この実施例において106はPしし制御回路、107は 切換回路である。マイコン37は、制御データ105に より、アナログ変調信号を受信しているときには信号4 9を共振器67に入力するPししFM復調回路を構成す るように切換回路107を制御し、デジタル変調信号を 受信しているときには信号104を共振器67に入力し て発振器65の発掘周波数を固定させるPしし発振回路 を構成するように切換回路107を制御するようにす る。

【0037】この実施例によれば、発振回路65を固定 発振回路とするためにPLL制御をかけることで、経時 変化の小さい良好な発振回路が得られる。また、共振器 67を共用することで回路系を小型化できる効果があ る。

【0038】図5は、本発明になるアナログ/デジタル 共用化受信装置の第5の実施例を示すブロック図である。前述した実施例と同一機能を持つブロックには同一 の参照符号を付けて説明を省略する。 【0039】この実施例において、73はデジタル化後 調装置23からの周波数額差信号47を処理する処理回 路であり、共振器68は可変共振器である。この実施例 は、周波数誤差信号47を処理回路を介して共振器68 に帰還するPLL回路を構成することで、デジタル変調 された放送信号を受信するときの同期周波数範囲の拡大 を図る例である。

【0040】図6は、本発明になるアナログ/デジタル 共用化受信装置の第6の実施例を示すブロック図であ る。前述した実施例と同一の機能を持つブロックには同 一の参照符号をつけて説明を省略する。

【0041】この実施例において、19は固定周波数発振回路、20は可変周波数発振回路である。58は切り換え回路である。マイコン37はアナログ変調信号を受信するときには、発振回路20を選択して復調回路18に発振信号55を供給し、デジタル変調信号を受信するときには、発振回路19を選択して直交検波回路17に発振信号54を供給するように切換回路58を制御する。切り換え回路58はアナログ変調信号を受信するときは可変周波数発振回路20を選択するための信号57を出力し、デジタル変調信号を受信するときは固定周波数発振回路19を選択するための信号58を出力するようにマイコン37によって制御される。

【0042】この実施例は、2つの発振回路20、21を、アナログ変調信号受信時とデジタル変調信号受信時で切り換えて使用するようにしたことにより、アナログ変調信号処理回路とデジタル変調信号処理回路の間の干渉を抑えることができる効果が得られる。

【0043】図7は、本発明になるアナログ/デジタル 共用化受信装置の第7の実施例における主要部分を示す ブロック図である。1、2は入力端子、3、4は入力切 り換え回路、107はフィルタや利得制御回路などのR F回路。9は周波数変換回路、10は局部発振回路、1 3は利得制御回路や中間周波フィルタ等のIF回路、1 7はデジタル変調信号を復調して I(In Phase)とQ (Quadrature Phase) の直交検波信号を出力する直交検 波回路、22はA/D変換器。23はデジタル化復調回 路、25はデジタル信号出力端子、18はアナログ変調 信号を復調する復調回路、26はアナログ復調信号出力 端子。6.5は直交検波及びFM復調検波用の発振回路、 37は検波用の発振回路や局部発振回路の発振周波数お よびアナログまたはデジタル変調信号処理回路の切り換 え等を制御する制御回路、112は10化復調部、10 9は以上の回路を一体化した共用化受信装置である。

【0044】この実施例は、アナログ及びデジタル衛星 放送の第1中間周波信号(以下RF)を受信する共用化 受信装置であり、入力端子1からは概ね1~2GHz帯 のアナログ変調された放送受信信号が入力され、入力端 子2からは概ね1~2GHz帯のデジタル変調された放 送受信信号が入力され、切り換え回路3。4で何れか一 回路107で妨害波の除去や利得制御等の信号処理が行 なわれ、周波数変換回路9で局部発掘回路10からの発 振信号と混合されて『F信号に変換される』この『F信 号は、IF回路 13で利得制御、フィルタリング等を施 して直交検波回路17及び復調回路18に入力される。 【0045】受信信号がデジタル変調信号の場合は、直 交検波回路17が有効に機能するように選択して前記受 信信号を発振回路65からの発振信号で直交検波し、A /D変換器22、デジタル化復調回路23を経て出力器 子25から出力する。アナログ変調信号の場合には、復 調回路18が有効に機能するように選択して発振回路6 5の発振信号でFM復調した復調信号を出力端子26よ り出力する。また、IC化復調部112はRF回路10 7内のAGC回路。あるいはIF回路13内のAGC回 路、あるいはRF回路107と1F回路13の双方のA GC回路に利得制御信号121を出力し、IC112へ

方の受信信号を選択する。選択された受信信号は、RF

【0046】この実施例によれば、アナログ変調された 放送信号とデジタル変調された放送信号を受信し、RF 囲路、周波数変換回路。局部発掘回路等のチューナ回路 107を共用し、また、直交検波周波数とFM復調周波 数を同一とすることで1F回路13と検波用発振回路を 共用することができ、さらに、デジタル化復調回路23 までを含めた復調部を1C化し、受信機として一体化す ることにより受信機の小型化と高機能化と低消費電力化 を実現することができる効果がある。

の入力信号の振幅が一定の値になるように各利得制御回

[0047]

路に帰還制御をかける。

【発明の効果】本発明によれば、受信したアナログ変調信号とデジタル変調信号に共通のフィルタ、利得制御回路、ミクサ回路、局部発振回路、選局用のPLL回路、レベル検波回路を備えたチューナ部を共用して処理し、また、直交検波周波数とFM後調周波数を同一とすることで1Fフィルタおよび検波用発振回路を共用することで受信装置を小型化することができる効果が得られる。 【0048】また、アナログ変調信号受信時にはデジタル変調信号の検波回路の電源を遮断し、デジタル変調信号の検波回路の電源を遮断することで互いに妨害を与えることなく良好な受信特性を得ると共に低消費電力化することができる効果が得ら ns.

【0049】さらに具体的には、アナログ変調信号受信時は復調信号から1F信号の周波数ずれを検出して局部発振囲路にAFCをかけ、デジタル変調信号受信時は同期が確立するまで局部発振囲路を帰引して1F信号の周波数ずれを補正し、デジタル変調信号受信時にはAFCを停止し、アナログ変調信号受信時には掃引を停止するようにすることで互いに妨害を与えること無く良好な受信特性が得られる。また、受信信号の変調方式を自動的に判別する囲路部を内蔵させることにより、アナログ変調信号とデジタル変調信号が混在するシステムや伝送チャネル変更に対処することが容易に可能となる。

【図面の簡単な説明】

【図1】本発明になるアナログ/デジタル共用化受信装 圏の第1の実施例を示すブロック図である。

【図2】本発明になるアナログ/デジタル共用化受信装 圏の第2の実施例を示すブロック図である。

【図3】本発明になるアナログ/デジタル共用化受信装 置の第3の実施例を示すブロック図である。

【図4】本発明になるアナログ/デジタル共用化受信装 圏の第4の実施例を示すブロック図である。

【図5】本発明になるアナログ/デジタル共用化受信装置の第5の実施例を示すブロック図である。

【図6】本発明になるアナログ/デジタル共用化受信装 置の第6の実験例を示すブロック図である。


【図7】本発明になるアナログ/デジタル共用化受信装 圏の第7の実施例を示すブロック図である。

【符号の説明】

1,2・・入力端子、3、4・・入力切り換之间路、8・・フィルタ、12,98、・利得制御回路、9・・周波数変換回路、10・・局部発振回路、11・・PLL回路、13・・IFフィルク、14・・レベル検波回路、16・・切り換え回路、17・・直交検波回路、18・・FM復調回路、22、・・A/D変換器、23、・・デジタル化復調回路、25,26、・・出力端子、27・・電源端子、32、33・・・AFC回路、37・・マイコン、38・・チャンネル選局回路、65・・発振回路、67、68・・共振回路、71・・電源切り換之回路、100・・・同期判別回路。


【図1】

图 1




[27]

魔 7




[32]




【图3】

図 3




【図4】

図 4




【図5】

2 5



【図6】

图 6



フロントベージの続き

Fターム(参考) 50025 BA03 BA16 BA20 DA01 5K004 AA05 AA08 FA03 FA05 FA06 FG02 PH01 FB04 FK13 FK14 J601 JR03 JJ13